Procesadores Intel Xeon E5, compatibles con la integraci贸n PCI Express 3.0 I/O

Durante la celebración del SC11, que se llevó a cabo del 14 al 18 de Noviembre en Seattle, Intel dio a conocer detalles sobre las plataformas de próxima generación basadas en Intel Xeon e Intel Many Integrated Core (Intel MIC) diseñadas para el cómputo de alto desempeño. La compañía también comunicó las nuevas inversiones en investigación y desarrollo que llevarán a la industria al desempeño de Exascala hacia 2018.

 

De acuerdo con Rajeeb Hazra, director general de Technical Computing del Intel Datacenter and Connected Systems Group, los procesadores de la familia Intel Xeon E5 serán los primeros compatibles con la integración completa de la especificación PCI Express 3.0. Se estima que PCIe 3.0 duplica el ancho de banda de interconexión en comparación con la especificación PCIe 2.0, al tiempo que permite un menor consumo energético y una mayor densidad de implementaciones de servidor. Los nuevos controladores de tela aprovechan la especificación PCI Express 3.0 y permitirán una “escalada” más eficiente del desempeño y la transferencia de datos con el número creciente de nodos en las supercomputadoras de alto desempeño.

 

Intel afirma que el próximo procesador de la familia Intel Xeon E5 será la tecnología de varias supercomputadoras, incluyendo Stampede de 10 PFLOPS; Yellowstone de 1.6 PFLOPs; Curie de 1.6 PFLOPS; el sistema de 1.3 PFLOPS y una expansión de Pleiades de más de PFLOPS.

 

Durante el SC11, Intel también dio detalles sobre su línea de placas de servidor y chasis, incluyendo los productos específicamente optimizados para HPC, que estarán listos para la compatibilidad con el primer co-procesador de Teraflops Intel Many Integrated Core.

 

Otra presentación destacada fue la del silicio del co-procesador “Knights Corner” de Intel, primer producto comercial de la arquitectura Intel MIC, que se fabricará utilizando el más reciente proceso de transistores 3-D Tri-Gate de 22 nm de Intel, y contará con más de 50 núcleos. Éste es totalmente accesible y programable como nodo HPC de cómputo, visible para las aplicaciones como si fuera un equipo que cuenta con su propio sistema operativo basado en Linux, independientemente del sistema operativo host.